Roger Espasa fala hoxe nos campus galegos dos retos actuais da arquitectura de procesadores
martes, 26 de novembro do 2013
O Centro
de Supercomputación de Galicia (CESGA) convoca este martes 26 de
novembro á comunidade galega de investigadores TIC para participar
nunha charla aberta, vía videoconferencia, con Roger Espasa,
enxeñeiro do equipo de deseño de Intel responsábel entre outras
cousas da familia de microprocesadores XeonPhi. O relatorio, que se
vai desenvolver baixo o epígrafe Arquitecturas para facer fronte
aos retos expostos por HPC e BigData, insírese no ciclo de
Conferencias Abertas do Máster en Computación de Altas Prestacións.
O evento conta coa colaboración das tres universidades galegas, e de
feito cada unha delas acollerá a retransmisión do mesmo.
A USC
farao no salón de actos do centro CITIUS, a UVigo no salón de graos
do Edificio Politécnico das Lagoas (Ourense) e a UDC no salón de
graos da Facultade de Informática. A cita será como dixemos o
martes 26 e dará comezo ás 16.00 horas. Como avanzamos os días
pasados, a sesión terá unha duración de arredor de dúas horas
(máis preguntas a maiores), e vai dirixida sobre todo a
investigadores, enxeñeiros e estudantes interesados en arquitecturas
de procesadores, “retos que as aplicacións de HPC e BigDAta
supoñen para o hardware”, informa o CESGA.
Lembrar, por outra banda,
que os devanditos microprocesadores XeonPhi, dos que Espasa e o seu
equipo son responsábeis, apareceron no mercado en dous modelos
(Intel Xeon Phi 3100 e Xeon Phi 5110P) e roldando 1 teraflop de
rendemento en operacións de punto flotante e precisión dupla. O
fabricante Intel sinalou co lanzamento desta familia de aparellos
(hai aproximadamente un ano), que constitúen “o compañeiro de
camiño ideal para os procesadores Intel Xeon, servindo de apio en
certas tarefas intensivas e moi existentes”. Arestora, xa temos no
mercado a segunda xeración dos XeonPhi, a xeración Knights Landing,
que mediante unha arquitectura de cómputo chamada computación
neo-heteroxénea permite incrementar o potencial da primeira
póla, amais de simplificar o proceso de programación.